HBM4E 与 HBM5：2027 之后的存储路线图与定制化趋势
当 HBM4 在 2026 年刚刚完成从标准品到量产品的转身，三大存储原厂已经把战场推向了 HBM4E 与 HBM5。这一次，比拼的不再只是堆叠层数与带宽，而是谁能把更多逻辑塞进基础裸片——存储与计算的分界线，正在被定制化浪潮重新划定。
三大原厂的 HBM4E 时间表
据韩国媒体 The Elec 等多方报道，三大存储厂在 HBM4E 上的进度几乎并驾齐驱：
- 三星：定制 HBM4E 基础裸片已进入后端设计阶段，计划 2026 年 5 至 6 月完成设计，并向重点客户交付首批样品，采用 1c DRAM 工艺搭配 4nm 级代工基础裸片，还计划在部分堆栈中引入混合键合技术；
- SK 海力士：目标 2026 年下半年送样，DRAM 工艺从 1b 升级到 1c，基础裸片与台积电深度合作——主流服务器产品用 12nm 工艺，面向英伟达旗舰 GPU 与谷歌 TPU 的高端设计则升级到 3nm；
- 美光：据 Tom's Hardware 此前报道，已委托台积电代工 HBM4E 基础逻辑裸片，同样基于 1c DRAM，量产目标定在 2027 年下半年。
业界普遍预期 HBM4E 将在 2027 年正式放量，而 HBM5 大约在 2029 年登场。
| 代际 | 量产窗口 | DRAM 工艺 | 基础裸片策略 | 关键词 |
|---|---|---|---|---|
| HBM4 | 2026 年 | 1b | 逻辑裸片起步，三星采用 4nm 工艺 | 标准品为主、接口翻倍至每堆栈 2048bit |
| HBM4E | 2027 年 | 1c | 三星自研 2nm；SK 海力士、美光倚重台积电 3nm | 定制化主战场 |
| HBM5 | 2029 年前后 | 待定 | 更深度的逻辑集成 | 散热与键合工艺竞赛 |
定制化：从卖颗粒到卖半颗 SoC
定制 HBM 的核心诉求来自客户侧。基础裸片负责控制堆叠 DRAM 的读写与纠错，直接决定整体性能与稳定性，英伟达、谷歌、Meta 等头部客户纷纷要求在基础裸片中集成额外的逻辑功能，例如近存计算、自定义接口与缓存一致性逻辑。据公开报道，三星为定制项目增聘了约 250 名工程师，并从 HBM4 起分设标准品与定制品两条产品线。这意味着 HBM 正在从标准化存储颗粒，演变为"半颗定制 SoC"，存储厂与代工厂的边界也随之模糊。
需求侧同样在变化。据 TrendForce 研究，三大原厂 HBM 晶圆投入占 DRAM 总投入的比例将从 2025 年底的约 18% 升至 2026 年底的 22%，2027 年进一步达到 30%；而生产同等 bit 数的 HBM 消耗的晶圆产能约为标准 DDR5 的三倍，供给弹性天然受限。客户端方面，英伟达在 2026 年仍占 HBM 总需求的约六成，2027 年随着谷歌、亚马逊、微软自研芯片放量，这一比例预计回落到 48% 左右。客户结构多元化，恰好给了存储厂对定制产品差异化定价的机会。
散热与键合：下一个工艺竞技场
堆叠层数增加带来的热密度问题愈发突出。据公开报道，三星在 2026 年 Computex 上展示了内嵌 HPB 铜基散热方案的 HBM5 原型，目标量产时点在 2028 年前后；SK 海力士则推出 iHBM 散热技术，宣称可将热阻降低超过 30%，量产窗口指向 2029 至 2030 年。与此同时，SK 海力士还与 SanDisk 合作推动高带宽闪存（HBF）的国际标准化，试图把 HBM 的高带宽思维延伸到存储层级，为超大模型权重的持久化加载提供新选项。
从制程路线也能看出竞争焦点的转移：三星 HBM4 的逻辑裸片采用 4nm 工艺，定制 HBM 则计划直接跳到自研 2nm；SK 海力士与美光选择绑定台积电最先进的 3nm 产能。存储厂商第一次把先进逻辑制程当成核心竞争力来经营，这在 HBM 历史上还是头一遭。
结语：存储的定价权时代
从 HBM4E 开始，存储行业正在从"按 bit 卖"转向"按方案卖"。掌握先进逻辑制程资源（无论自研还是绑定台积电）、并率先在混合键合与散热工艺上突破的厂商，将拿到下一代定制 HBM 的定价权。对 2027 年之后规划 AI 集群的采购方而言，显存路线图的确定性，已经不亚于芯片本身的算力参数——毕竟在推理时代，带宽与容量才是吞吐量的第一约束。