AMD EPYC Venice
AMD EPYC Venice 是 AMD 在 2026 年 CES 大会发布的第六代 EPYC 数据中心处理器，基于全新的 Zen 6 架构，采用台积电 2nm（N2）工艺，是全球首款 2nm 工艺的高性能处理器，最多配备 256 个核心和 1024MB L3 缓存，性能提升达 70%。
核心规格
| 规格 | 参数 |
|---|---|
| CPU 架构 | Zen 6 架构（Zen 6C） |
| 制程工艺 | 台积电 2nm（N2 工艺） |
| 核心数量 | 最多 256 个核心（Zen 6C） |
| 线程数量 | 最多 512 个线程 |
| L3 缓存 | 1024MB（1GB） |
| CCD 配置 | 8 个 Zen 6C CCD（每 CCD 32 核） |
| IOD 配置 | 2 个 I/O Die（IOD） |
| 内存通道 | 16 通道 |
| 单路带宽 | 1.6 TB/s |
| PCIe 版本 | PCIe 6.0 |
| 封装接口 | SP7（全新接口） |
| TDP | 未公开（推测 500-700W） |
| 发布时间 | 2026 年 1 月 6 日 |
| 量产时间 | 2026 年 5 月（已投入量产） |
架构与规格
EPYC Venice 采用全新 Zen 6 架构，核心包含：
- 8 颗 Zen 6C CCD（每个 CCD 32 核，总计 256 核）
- 2 颗 I/O Die（IOD）
- 每颗 CCD 内置 128MB L3 缓存（总计 1024MB）
关键技术创新
-
全球首款 2nm 数据中心 CPU
- 采用台积电最先进的 N2 2nm 工艺
- 核心数推向新高度（256 核）
-
Zen 6C CCD 密度翻倍
- 每颗 Zen 6C CCD 可容纳 32 颗核心
- 前一代 Zen 5C 的 16 核设计直接翻倍
- 使 AMD 能在仅使用 8 颗 CCD 的情况下，达到 256 核心配置
-
L3 缓存升级
- 每颗 Zen 6C CCD 内置 128MB L3 缓存
- 整颗处理器的 L3 缓存总容量高达 1GB
- 相比前一代显著提升
-
内存与互联
- 16 通道内存（支持 DDR5）
- 单路带宽高达 1.6 TB/s
- CPU 到 GPU 的互联带宽是上一代的 2 倍
- 升级支持 PCIe 6.0
-
性能提升
- 单核性能提升 70%
- 多核性能提升显著
EPYC Venice 系列型号
EPYC Venice 系列包括两个版本：
-
Zen 6C 版本（高密度）
- 最多 256 核心
- 8 个 CCD（每 CCD 32 核）
- 1024MB L3 缓存
- 面向高密度数据中心
-
Zen 6 版本（标准）
- 最多 192 核心
- 16 个 CCD（每 CCD 12 核）
- 768MB L3 缓存
- 面向通用数据中心
配套平台：Helios 机架
Helios 机架配置
- 18 颗 EPYC Venice CPU（Zen 6，256 核）
- 72 颗 Instinct MI455X GPU
- 总显存：31 TB HBM4
- 总带宽：1.4 PB/s
- AI 推理算力：2.9 FP4 exaFLOPS
- AI 训练算力：1.4 FP8 exaFLOPS
- TDP：~300kW（必须全液冷）
- 发布时间：2026 年 1 月
- 量产时间：2026 年下半年
量产与交付
- 发布时间：2026 年 1 月 6 日（CES 2026）
- 量产时间：2026 年 5 月（已投入量产）
- 首款 2nm 处理器：全球第一款 2nm 工艺的高性能处理器
- 苹果对比：苹果将在消费级处理器上首发台积电 2nm，但 AMD EPYC Venice 是首款数据中心 2nm 处理器
应用场景
EPYC Venice 面向数据中心与 AI 工厂，适用于：
- 大规模 AI 训练（搭配 MI455X GPU）
- 数据中心主机 CPU（数据搬运调度、内存管理、系统控制编排）
- 超大规模云
- 数据分析与存储
- 企业业务与 HPC