AI Compute Cards Wiki Editorial

2026年10月4日，NVIDIA正式发布N1X PC处理器，直接切入Intel与AMD长期分割的PC处理器市场。消息公布当日，Intel与AMD股价双双下跌4.2%——资本市场用最直接的方式表达了对这场"降维打击"的担忧。

发布当日：资本市场的剧烈反应​

N1X发布当天，Intel与AMD股价各下跌4.2%。这不是一次普通的产品发布，而是PC处理器市场四十年来首次迎来真正的"第三极"。此前，x86双寡头格局虽然在ARM阵营（高通）的冲击下出现过裂缝，但NVIDIA携GPU生态与AI势能入场，威胁等级完全不同。

N1X是什么：基于RTX Spark的PC战略核心​

N1X由NVIDIA与微软合作打造，基于2026年6月Computex上发布的RTX Spark芯片，面向消费级和OEM Windows PC市场。其核心规格如下：

规格	参数
CPU	最多20核 Arm CPU
GPU	6144 CUDA 核心（Blackwell 架构）
统一内存	最高 128GB LPDDR5X
内存带宽	300GB/s
模型能力	可运行1200亿参数模型
上下文长度	100万 token
上市时间	2026年秋季

从规格上看，N1X本质上是一颗"能当CPU用的AI显卡"：20核Arm CPU负责日常计算与Windows系统负载，6144个CUDA核心的Blackwell GPU则让本地运行千亿参数大模型成为可能。100万token的上下文窗口，也远超当前多数消费级平台的本地推理能力。

三重竞争关系：高通、苹果与x86双寡头​

对高通：N1X与Snapdragon X Elite走的是同一条Arm PC路线，但NVIDIA手中握有高通无法匹敌的王牌——CUDA生态。Arm PC推广多年来最大的痛点是软件兼容性，而NVIDIA的GPU驱动、AI软件栈（TensorRT、cuDNN）和游戏生态都是现成的，这让N1X在"AI PC"叙事上比高通更完整。

对苹果：N1X的统一内存架构明显对标Apple Silicon。128GB统一LPDDR5X加上300GB/s带宽，思路与M系列芯片的统一内存如出一辙——CPU与GPU共享大容量内存，这正是本地大模型推理的关键。苹果证明了这条路能跑通，NVIDIA则试图凭借更大的CUDA生态基本盘分食这块蛋糕。

对Intel与AMD：这才是最致命的。x86双寡头四十年来首次同时面对：一个掌握AI算力定义权的对手、一个深度绑定微软Windows的Arm方案、以及一个在数据中心已经验证过平台化打法（CPU+GPU+网络）的竞争者。当日4.2%的跌幅，反映的正是市场对"第三极"长期侵蚀份额的定价。

份额转化取决于什么​

当然，发布日的股价下跌不等于市场份额的转移。N1X的实际份额转化取决于三个变量：

1. 兼容性：Arm架构Windows在x86应用转译、外设驱动、游戏反作弊等方面的表现，仍是高通路线上的老问题，NVIDIA与微软的深度合作能否解决尚待观察；
2. OEM采纳：N1X面向消费级和OEM市场，联想、戴尔、惠普等大厂的整机定价、渠道投入将决定其出货规模；
3. 性价比：RTX Spark方案的成本能否支撑有竞争力的整机价格，是消费者用钱包投票的最终标准。

小结​

N1X的发布标志着PC处理器市场进入"三强时代"：Intel与AMD的x86双寡头、苹果的Apple Silicon、以及NVIDIA+微软的Arm AI PC阵营。秋季上市之后，N1X能否将资本市场的恐慌转化为真实的出货量，要看兼容性、OEM采纳与性价比三大变量的兑现程度。想了解N1X的完整规格与参数细节，详见站内芯片页：NVIDIA N1X。

2026年进入第四季度，AI芯片竞争的关键词从"发布"转向"交付"。Rubin能否持续放量、Helios能否如期爬坡、昇腾950DT如何定价上市，将共同决定2027年竞争格局的起点。

NVIDIA：Rubin放量与生态开放双线推进​

Q4期间NVIDIA的计划主线：

• Vera Rubin NVL72：2026下半年持续放量，MLPerf Inference v6.1首秀已登顶（Qwen3-VL较GB300最高3.7倍），HBM4平台优势开始兑现；
• N1X：基于RTX Spark的PC处理器按计划2026年秋季上市，打开消费级战场；
• Blackwell Ultra（B300）：租用价格参考Nebius口径约9.50美元/GPU小时，仍是当前租赁市场的重要基准；
• 后续代际：Rubin Ultra等后续路线待发；
• 生态动作：NVLink Fusion持续开放生态，NVHBM定制内存方案推进。

产品/计划	Q4状态
Vera Rubin NVL72	2026下半年持续放量
N1X	秋季上市
B300租用	9.50美元/GPU小时（Nebius口径）
Rubin Ultra	待发布
NVLink Fusion / NVHBM	生态开放与定制内存推进

AMD：Helios从首发出货到Q4爬坡​

AMD在Q4的核心任务是交付：

• Helios机架：MI455X首批出货目标Q3末，Q4进入量产爬坡阶段；
• 客户部署：OpenAI 6GW、Meta 6GW部署合作推进中，微软作为首批客户计划2026年下半年交付；
• MI430X：驱动欧洲LUMI-AI超算，拓展科学计算场景；
• ROCm：软件生态继续补齐；
• 下一代：Helios II / MI500级产品路线待公布。

华为：昇腾950DT上市与云服务全球商用​

华为Q4的关键节点最为明确：

• 昇腾950DT：Q4上市，报价超25万元；
• 昇腾950智算集群云服务：9月30日已国内商用，11月30日全球商用；
• 960系列：计划2027年接棒，970/980排在2028-2029年。

阿里平头哥：真武V900量产倒计时​

平头哥的时间表指向2027年：真武V900计划2027年Q1量产上云，配套磐久AL128与50万卡集群规划；J900排期2027年Q3。Q4将进入量产前最后的验证阶段。

OpenAI/博通 Jalapeño：多吉瓦部署推进​

OpenAI与博通合作的Jalapeño定制芯片规格已明确：13.4 PFLOPS（4-bit精度）、232GB内存，多吉瓦部署规划正在推进。这枚自研芯片的量产进度，将直接影响OpenAI未来的算力自给率。

关键变量：三大约束​

Q4的交付兑现程度，将取决于三个外部约束：

1. HBM供给：戴尔CEO警告2027年可能比2026年更紧缺，HBM产能是所有GPU路线图的共同瓶颈；
2. 国产涨价传导：昇腾950DT涨价20%-50%、寒武纪690涨价20%-30%（路透，HBM成本驱动），涨价将传导至国产算力服务价格；
3. 电力约束：Emerald AI/Google/NVIDIA成立的AEMA电网响应模式，预示电力正在成为算力扩张的第一性约束。

三条观察建议​

基于上述事实，给三类角色的观察点（非投资建议）：

• 采购方：昇腾950DT与寒武纪690的涨价幅度表明国产算力已进入卖方市场，锁量谈判宜早不宜迟；同时关注Helios Q4实际爬坡数据，作为第二供应源评估依据；
• 开发者：ROCm生态补齐与NVLink Fusion开放，意味着2027年异构算力混布的软件门槛正在降低，可提前在推理侧做多框架适配；
• 投资者：可跟踪的公开观察点包括——Helios首批交付兑现情况、昇腾950云服务11月30日全球商用落地、HBM价格走势对各家毛利率的影响信号。

小结​

2026年Q4是"交付验证季"：NVIDIA Rubin放量、AMD Helios爬坡、昇腾950DT上市与云服务全球商用、平头哥V900量产倒计时——各家计划均已排定，剩下的变量集中在HBM供给、涨价传导与电力约束三点。所有时间节点以"计划/预计/排期"口径为准，Q4末回看兑现率，就是对2027年格局的最好预判。

当GPU单卡性能提升越来越难，NVIDIA、AMD与华为不约而同地把战场转向了机架。Bain 2026报告指出，竞争优势正从芯片规格转向系统级整合——compute、memory、networking、power与software的整体协同，才是AI算力下半场的胜负手。

三方系统规格对照​

先看三家旗舰机架级系统的硬规格：

维度	NVIDIA Vera Rubin NVL72	AMD Helios	华为昇腾960超节点
计算单元	Rubin GPU + Vera CPU	72× MI455X + EPYC "Venice"（Zen 6，最高256核）	昇腾960
互联	NVLink	UALink over Ethernet	超节点互联 + Hi-ONE光引擎
内存/带宽	HBM4；AMD官方对比口径单卡288GB HBM4、22TB/s带宽	31TB HBM4，每GPU 23.3TB/s	1PB HBM
算力	—	整机架2.9 EF FP4、1.4 EF FP8	8 EFLOPS FP8（FP4为16 EFLOPS）
规模	72卡	72卡	4096卡，集群可扩至51.2万卡
出货时间	2026年下半年	Hot Chips 2026公布规格	—
性能提升	Qwen3-VL吞吐较GB300最高3.7倍；推理token成本降低最高10倍	scale-out 43TB/s（较竞品多50%以上）	全球首个NPO超节点

注：表中"—"为素材未公开项，不作估算。三家口径与测试条件不同，数值仅供方向性参考。

NVIDIA NVL72：垂直整合与生态开放并行​

NVIDIA Vera Rubin NVL72延续"机架即计算机"的路线：Rubin GPU搭配自研Vera CPU，通过NVLink将72颗GPU熔铸成一个计算整体。MLPerf v6.1中，其Qwen3-VL吞吐较GB300 NVL72最高提升3.7倍，NVIDIA更宣称推理token成本最高降低10倍。

但NVIDIA也在调整姿态：NVLink Fusion向合作伙伴开放，允许集成自定义CPU与芯片；同时推进NVHBM定制内存控制器计划（与亚马逊Annapurna Labs合作）。这是垂直整合帝国的"有限开放"——互联与内存标准仍然是NVIDIA掌控的枢纽，但入口已经打开。

AMD Helios：开放标准路线的全面出击​

AMD Helios选择了另一条路：基于OCP开放标准构建，与Meta共同研发ORW（Open Rack Wide）设计。整机构成包括：

• 计算：72颗MI455X，整机架2.9 EF FP4、1.4 EF FP8；
• CPU：EPYC "Venice"（Zen 6架构，最高256核）；
• 网络：Pensando Vulcano 800G AI NIC，UALink over Ethernet互联；
• 内存：31TB HBM4，每GPU 23.3TB/s，scale-up总带宽260TB/s，scale-out带宽43TB/s——较竞品多50%以上；
• 机架：44OU ORW双宽机架，18个计算托盘加6个交换托盘，液冷快速接头，50V直流母线，整机重超7000磅（Hot Chips 2026口径）。

Helios的意义在于证明：不依赖专有互联协议，开放标准同样能撑起机架级系统。对担心NVIDIA锁定的云厂商与主权AI项目而言，UALink over Ethernet提供了真正的第二选择。

华为昇腾960超节点：换道超车的超大规模​

华为给出了截然不同的设计哲学——直接跳过"机架"这个尺度，以4096卡的超节点为单位构建系统：

• 全球首个NPO超节点，算力达8 EFLOPS FP8（FP4精度16 EFLOPS）；
• 1PB HBM，内存容量以"PB"计；
• 5500个Hi-ONE光引擎（单引擎7.2T）替代4.8万颗800G光模块，节省550kW功耗；
• 可用度99.8%；
• 集群可扩展至51.2万卡，多轨道拓扑支持100万卡。

4096卡 vs 72卡，不只是数字差异，而是设计哲学的分歧：NVIDIA与AMD把一个机架做成一台"计算机"，华为则把半个数据中心机房做成一个"计算节点"——用光互联（NPO）解决跨机架带宽衰减问题，用超节点内部的高速交换换取更大规模的统一调度域。

Bain的判断：从芯片规格到系统级整合​

Bain 2026报告给出了理解这场战争的钥匙：竞争优势正从芯片规格转向系统级整合。compute、memory、networking、power与software五个维度的协同设计能力，取代单卡FLOPS成为竞争的决定性因素。

与之相伴的是评价体系的迁移："每瓦token数"（tokens per watt）正在成为新的北极星指标。当电力成为第一约束，每消耗一瓦电力能产出多少token，直接决定了AI工厂的经济性——这比"峰值算力"诚实得多，因为前者同时反映了芯片效率、互联损耗、内存带宽与软件调度的综合水平。

两条路线：开放标准 vs 垂直整合​

机架级战争背后是两条路线的对抗：

路线	代表	互联标准	优势	风险
垂直整合	NVIDIA（NVLink/灵衢UnifiedBus）、华为	专有协议	端到端协同优化，性能上限高	生态锁定，客户议价力弱
开放标准	AMD Helios（UALink/UEC/OCP）	开放协议	供应链多元，无锁定	优化深度依赖联盟执行力

值得注意的是，NVIDIA的NVLink Fusion开放与华为的灵衢UnifiedBus生态，都在尝试"专有内核+开放外围"的中间态——完全的封闭或完全的开放可能都不是终局，机架级时代的第一性原理是：谁能定义互联标准，谁就掌握议价权。

小结​

NVL72、Helios与昇腾960超节点的三方对垒，宣告AI算力竞争进入"机架即计算机"的系统级时代：NVIDIA以Rubin GPU+Vera CPU+NVLink延续垂直整合，Qwen3-VL吞吐最高3.7倍、token成本最高降低10倍；AMD Helios以UALink over Ethernet与OCP开放标准证明第二条路可行，2.9 EF FP4、260TB/s scale-up带宽毫不逊色；华为昇腾960则以4096卡NPO超节点、1PB HBM的极端规格换道超车。Bain 2026报告说得透彻——竞争优势已从芯片规格转向系统级整合，"每瓦token数"成为新的北极星指标。72卡与4096卡的设计哲学差异，本质上是开放与整合两条路线对未来AI基础设施形态的不同押注。这场战争没有旁观者，采购方、云厂商与主权AI项目的每一次选择，都在为两条路线投票。

国产DRAM龙头长鑫存储向NAND闪存伸出触角，不只是多一条产品线——在AI重构存储需求的当下，这意味着国产存储原厂格局正在发生结构性变化。

长鑫筹备进军NAND​

据路透社2026年9月中下旬报道，长鑫存储（CXMT）正筹备进入NAND闪存市场：公司已在北京设立NAND研发线，并开始接触AI系统与超算存储领域的客户。

在此之前，长鑫的定位是国产DRAM龙头，专注DRAM存储器的研发与量产。若此次进军NAND落地，长鑫将成为国内少有的同时覆盖DRAM与NAND两大存储品类的原厂。选择在此时点切入，时机耐人寻味：NAND市场长期由三星、铠侠、西部数据、美光、SK海力士等国际大厂主导，但AI对存储需求的剧变，正在为新进入者打开一扇窗。

AI正在改写存储的需求逻辑​

长鑫选择这个时点进军NAND，必须放在AI基础设施变革的大背景下理解。2026年9月，存储行业密集释放出"AI重构存储"的信号：

厂商	时间	动作	关键点
SK海力士	9月17日（AI Infra Summit 2026）	发布"New Spectrum"组合	HBF高带宽闪存、PIM存内计算、eSSD、SALT-KV
美光	9月15日	全球首款超密度服务器内存模组	面向AI服务器内存扩容
华为	9月	OceanStor M900上下文内存存储集群	PB级KV Cache，SSD读写寿命延长16倍

这些动作指向同一个事实：AI负载，特别是大模型推理，对存储提出了全新的要求——海量上下文、频繁随机读写、极低延迟。传统"DRAM管热数据、SSD管冷数据"的分层逻辑正在被改写。

KV Cache与上下文存储：新战场​

最值得关注的是华为OceanStor M900所代表的上下文内存存储方向。大模型推理中，KV Cache用于缓存对话与推理过程中的中间状态，随上下文长度增长而膨胀，成为制约推理吞吐和成本的关键瓶颈。PB级KV Cache集群的思路，是把KV Cache从GPU显存下沉到专用存储层，用SSD阵列承接上下文状态。

代价是SSD写入寿命——KV Cache的写放大远超传统负载。华为宣称通过技术手段将SSD读写寿命延长16倍，正是为了让SSD扛得住这种"内存化"使用强度。SK海力士的HBF（高带宽闪存）和SALT-KV则从介质层面给出了另一种答案。

对长鑫而言，这恰恰是机会所在：AI上下文存储需要海量的高性价比NAND容量，且这一细分市场尚无固化格局。用NAND切入AI基础设施供应链，比在消费级SSD市场硬碰硬更有想象力。

国产存储自给的第二曲线​

从国产替代的视角看，长鑫进军NAND的意义在于打开"第二曲线"：

• 第一曲线（DRAM）：长鑫已在国产DRAM市场站稳，产能与技术持续爬坡，解决了国产存储"有没有"的问题。
• 第二曲线（NAND+AI存储）：NAND研发线与AI/超算客户触达，意味着长鑫瞄准的不是简单复制国际大厂的产品矩阵，而是直连AI基础设施这个增量市场。

结合AI对存储的重新定义——部件正在变成平台，长鑫若能借NAND切入KV Cache、上下文存储等AI存储场景，将实现从"存储部件供应商"向"AI基础设施玩家"的跃迁，这条路径的上升空间远大于传统NAND替代。

存储公司的身份转变​

SK海力士在AI Infra Summit 2026上发布的"New Spectrum"组合（HBF、PIM、eSSD、SALT-KV），以及随后在硅谷成立风险投资部门拓展AI生态投资，都说明头部存储厂商已经完成了自我定位的刷新：存储公司不再是被动跟随CPU、GPU规格的部件商，而是主动定义AI数据架构的平台方。长鑫的NAND布局，正是这股浪潮中的国产注脚。

小结​

长鑫存储筹备进军NAND，表面上是一次品类扩张，实质上是AI时代存储价值重估的缩影：SK海力士、美光、华为密集发布面向AI的存储创新，KV Cache与上下文存储成为新战场，存储公司正从部件供应商转型为AI基础设施平台玩家。对国产存储而言，DRAM之外的NAND第二曲线若能与AI需求红利叠加，国产存储自给将进入新阶段。格局生变，好戏才刚开始。

从"国产兼容显卡"到"硬件光追+AI生成式渲染"，摩尔线程正在完成一次技术范式层面的跃迁——而AI算力与游戏GPU的双线并进，让这次跃迁有了更厚实的商业底座。

"庐山"来了：15倍渲染、50倍光追、64倍AI​

2026年9月3日，摩尔线程在半年度业绩说明会上介绍了下一代高性能图形渲染芯片规划：基于**"花港"架构的新一代GPU——"庐山"**，预计实现三大性能跃升：

• 3A游戏渲染性能提升15倍
• 光线追踪性能提升50倍
• AI性能提升64倍

官方计划于2026年底推出"庐山"芯片（上市时间以官方发布为准）。这三个数字放在一起，勾勒出的不是一次常规的代际迭代，而是一次"重写底座"式的升级：光追50倍意味着硬件光追从"支持"走向"实用"，AI性能64倍则预示着AI能力将从图形附庸升级为核心卖点。

两大核心渲染技术​

"庐山"的性能跃升背后，是两项核心渲染技术支撑：

其一是实时光线追踪。"庐山"基于花港架构设计了硬件光线追踪加速引擎，并支持DirectX Raytracing（DXR）。此前国产GPU普遍通过软件手段或有限硬件支持来兼容光追，而专用加速引擎+DXR支持的组合，意味着"庐山"将具备与主流游戏引擎光追管线对接的能力——这是3A游戏生态的门票。

其二是AI生成式渲染AGR。摩尔线程推出全自研的MTAGR 1.0技术，推动渲染范式"从计算走向生成"。传统光栅化渲染是逐像素计算的暴力美学，而生成式渲染借助AI模型直接生成画面细节，用更少的算力换更高的画质与帧率。NVIDIA的DLSS、AMD的FSR已验证了AI超分路径的价值，MTAGR 1.0则是国产GPU在渲染范式变革上的主动跟进——且选择直接押注"生成"而非仅仅"超分"。

双线并进：游戏GPU与AI算力​

"庐山"的故事不止于游戏。摩尔线程2026年的商业化进展呈现出游戏与AI算力两条腿走路的格局：

时间	事件	意义
此前	登陆科创板上市	打开资本通道，支撑高研发投入
9月3日	半年度业绩说明会公布"庐山"规划	图形GPU技术路线图明确
9月19日（报道）	京东云与摩尔线程合作万卡级集群部署上线	国产GPU万卡集群规模化落地
9月23-27日	数贸会（杭州）展示AI智算卡、万卡级集群	展示"模型训练工厂/词元生产工厂/智能体生产工厂"

在杭州数贸会上，摩尔线程展示的产品覆盖云-边-端全场景：AI智算卡、万卡级集群，以及面向大模型生命周期的"模型训练工厂""词元生产工厂""智能体生产工厂"。这套叙事与京东云万卡集群的落地相互印证——摩尔线程的AI算力业务已经从"卖卡"进入"卖集群、卖工厂"的深水区。

技术跃迁的深层逻辑​

回顾国产GPU的发展路径，第一代产品的核心命题是"兼容"——让Linux桌面、办公软件、视频播放跑起来；而"庐山"的命题变成了"范式"——硬件光追对接主流3A管线、AGR参与全球渲染范式变革、AI性能面向大模型时代。从跟随式兼容到范式级参与，这是国产GPU厂商第一次在图形技术方向上与国际一线站在同一条起跑线附近。

AI性能提升64倍的目标也值得放在行业背景下解读：图形与AI本就同源，硬件光追引擎与AI算力单元共享大量基础能力。"庐山"把AI性能提升作为核心指标，说明花港架构在设计之初就为图形+AI双重负载做了统一规划。

小结​

"庐山"GPU承载着摩尔线程的三重跨越：技术上，从软件兼容走向硬件光追与MTAGR 1.0生成式渲染的范式创新；产品上，从单一显卡走向云-边-端全栈布局；商业上，从科创板上市到京东云万卡集群落地，AI算力与游戏GPU双线并进。3A渲染15倍、光追50倍、AI性能64倍的目标能否兑现，要等2026年底产品揭晓（以官方发布为准），但方向已经清晰：国产GPU不再满足于"能用"，而是开始追求"领先"。

当芯片厂商开始"造内存"、云厂商开始"造芯片"，AI基础设施的分工边界正在瓦解——存储不再是采购来的标准件，而是与加速器协同设计的战略资产。

NVHBM：AWS与NVIDIA的定制内存联姻​

AI Infra Summit 2026（9月17日）上爆出的消息显示：亚马逊旗下Annapurna Labs正与NVIDIA合作开发NVHBM定制高带宽内存技术。

这个组合本身就足以说明问题。Annapurna Labs是AWS自研芯片体系的核心（Graviton CPU、Trainium/Inferentia加速器都出自该团队），而NVIDIA则是AI加速器绝对主导者。两家联手开发定制HBM，意味着最强势的云厂商与最强势的芯片厂商决定共同绕开标准内存路线，为AI负载打造私有化的内存方案。

存储协同设计：行业范式转移​

NVHBM并非孤立事件。AI Infra Summit 2026前后，存储行业的密集动作勾勒出一幅"存储深度嵌入AI"的图景：

厂商	时间	动作	关键内容
亚马逊+NVIDIA	9月17日报道	合作开发NVHBM	定制高带宽内存
SK海力士	9月17日	发布"New Spectrum"组合	HBF高带宽闪存、PIM存内计算、eSSD、SALT-KV
SK海力士	9月18日	成立SK hynix Ventures（硅谷）	拓展全球AI生态投资
美光	9月15日	超密度服务器内存模组	全球首款

2026年9月21日的半导体周报对这一趋势给出了精辟概括："Memory is being co-designed with AI accelerators rather than treated as a commodity"——内存正在与AI加速器协同设计，而不再被视为大宗商品。

这句话宣告了一个时代的结束：过去几十年，内存是标准化的商品，JEDEC规范统一接口，谁家买都一样。而在AI时代，内存的带宽、容量、拓扑直接决定集群效率，"标准件"思维已经跟不上需求。

为什么绕过JEDEC走定制路线​

超大规模厂商选择定制HBM，动机有三：

• 性能天花板：标准HBM的规格迭代节奏由JEDEC委员会决定，而AI负载的内存需求以年为单位翻倍。定制方案可以围绕特定加速器优化堆栈数、接口带宽和容量配比，榨取最大能效。
• 供应安全：HBM产能持续紧张，已成为整个AI芯片产业的瓶颈。定制协议绑定的不只是技术规格，更是产能分配——把内存供应商变成深度盟友。
• 成本控制：HBM占AI加速器物料成本的重要比重。云厂商自建芯片团队后，有动力也有能力参与内存定义，消除中间层的规格冗余。

HBM短缺：国产芯片涨价潮的根源​

定制HBM军备赛的另一面，是HBM产能的普遍短缺。近期的国产芯片涨价潮，其根源正是HBM供应不足——当NVIDIA、AMD以及各云厂商自研芯片都在争夺有限的HBM产能时，位于优先级末端的采购方（包括部分国产AI芯片厂商）面临的是"有芯片设计、没有内存可用"的窘境，成本随之水涨船高。

这解释了为什么HBM产能与成本已成为芯片厂商的核心竞争维度：谁能锁定HBM供应，谁就能锁定出货量；谁的定制内存方案能效更高，谁的产品就更具竞争力。存储厂商的地位因此空前提升——SK海力士在发布"New Spectrum"后次日即于硅谷设立SK hynix Ventures投资AI生态，正是从供应商向生态节点跃迁的标志性动作。

对下一代平台意味着什么​

NVHBM若落地，影响将体现在两个层面：

• NVIDIA Vera Rubin及后续代际：定制内存与加速器协同设计，意味着未来Rubin后续产品的内存子系统可能针对AWS负载定制，云厂商对芯片平台的参与度从"采购方"升级为"共同定义方"。
• 机架级内存竞赛：AMD已展示31TB HBM4机架方案，机架级内存容量的军备竞赛已经开打。当内存容量从单卡432GB演进到机架数十TB，内存架构的设计自由度（定制HBM vs 标准HBM4）将直接决定产品竞争力。

小结​

AWS联手NVIDIA开发NVHBM，标志着存储正式从"采购关系"进入"协同设计"时代：SK海力士以HBF/PIM/eSSD/SALT-KV重构存储产品线并设立风投部门，美光推出超密度内存模组，超大规模厂商开始绕过JEDEC定制内存。HBM短缺引发的国产芯片涨价潮则揭示了新秩序的残酷一面——内存即产能，产能即话语权。当"造内存"成为芯片巨头的必修课，AI基础设施的竞争维度被彻底改写。

2026年9月17日，SK海力士在AI Infra Summit 2026上发布面向AI基础设施的"New Spectrum"技术组合。当Agentic AI与长上下文推理把存储推向瓶颈中心，存储厂商正从部件供应商转型为AI基础设施平台玩家。

New Spectrum：四大技术方向​

SK海力士此次发布的"New Spectrum"组合覆盖四个方向，每一项都瞄准AI工作负载中最突出的存储瓶颈：

技术方向	全称	核心定位
HBF	High Bandwidth Flash（高带宽闪存）	把闪存带宽提升至内存量级
PIM	Processing In-Memory（存内计算）	在存储侧完成计算，减少数据搬运
eSSD	企业级固态硬盘	AI数据湖与训练数据底座
SALT-KV	—	面向KV Cache的键值存储方案

这四项技术的共同指向非常清晰：AI推理时代的存储不再是"够大就行"，而是要同时满足带宽、容量、成本与数据通路效率的多重约束。

KV Cache经济性：Agentic AI拉动的存储需求​

理解New Spectrum的关键，是理解KV Cache经济性。

大语言模型推理时，每一个token的生成都要读取之前所有上下文的KV Cache。上下文越长，KV Cache越大；Agentic AI的兴起让"长对话、多轮次、多Agent协作"成为常态——一个Agent任务可能持续数十轮调用，每轮都在累积上下文。这意味着：

• KV Cache容量需求爆炸式增长：长上下文模型动辄数十万token的窗口，单请求KV Cache可达数十GB量级；
• 带宽成为隐性成本中心：每生成一个token都要完整读取KV Cache，内存带宽直接决定了单位token成本；
• 层级化存储成为必然：HBM放不下的KV Cache需要更快的次级存储，这正是HBF与SALT-KV的切入点。

同期，华为OceanStor M900已提供PB级KV Cache集群方案，说明"KV Cache基础设施化"已是行业共识。谁能把KV Cache存得更多、读得更快、成本压得更低，谁就掌握了推理经济的新杠杆。

HBF：把闪存带宽提到内存量级​

HBF（High Bandwidth Flash）是New Spectrum中最具想象空间的一项。传统NAND闪存的致命短板是带宽——顺序读尚可，随机读性能与内存相差数个量级，因此长期只能承担"冷数据"角色。

HBF借鉴HBM的设计哲学，通过堆叠与宽接口把闪存带宽提升至接近内存的量级。这带来的可能性是：原本必须驻留HBM的热数据，可以部分下沉到HBF层，在成本几乎不变的情况下大幅扩展"有效内存容量"。对于动辄以TB计的模型权重和KV Cache而言，HBF有望成为HBM与eSSD之间缺失的中间层。

PIM：推理场景的近数据计算​

PIM（存内计算）的定位则是解决另一个痛点：数据搬运。在传统架构中，数据从内存搬运到计算单元的能耗与延迟开销，往往超过计算本身。PIM把计算能力直接嵌入存储介质，让"数据不动、计算过来"。

在推理场景中，PIM尤其适合权重固定的矩阵乘加等访存密集操作，能够在降低功耗的同时提升吞吐。随着每瓦token数成为数据中心的核心KPI，PIM的价值会持续放大。

行业同期动作：存储军备竞赛全面展开​

SK海力士的动作并非孤立。2026年9月中旬，存储与定制硬件领域密集出招：

时间	厂商	动作
9月15日	美光	发布全球首款超密度服务器内存模组
9月17日	SK海力士	AI Infra Summit 2026发布New Spectrum技术组合
9月18日	SK海力士	在硅谷成立SK hynix Ventures，扩大全球AI生态投资
9月同期	亚马逊Annapurna Labs × NVIDIA	合作NVHBM定制HBM

三个信号值得注意：其一，美光的超密度内存模组直指单机内存容量天花板；其二，亚马逊与NVIDIA的NVHBM合作说明头部应用方已深入定制内存控制器层面；其三，SK hynix Ventures落地硅谷，表明存储巨头不再满足于卖部件，而是要通过投资生态锁定AI基础设施的平台位置。

2026年9月的半导体周报对此有明确判断：存储正与AI加速器协同设计，存储公司正从部件供应商转型为AI基础设施平台玩家。HBM4时代的定制化（如NVHBM）正是协同设计趋势的直接体现——内存不再是可以即插即用的标准件，而是与GPU、ASIC深度耦合的系统组件。

小结​

SK海力士的New Spectrum组合——HBF、PIM、eSSD、SALT-KV——勾勒出AI存储的完整路线图：HBF把闪存带宽提到内存量级、填补HBM之下的层级空白，PIM用近数据计算降低搬运开销，SALT-KV直击KV Cache经济性这一推理时代的核心命题。叠加美光超密度内存、亚马逊与NVIDIA的NVHBM定制HBM等同期动作，2026年的存储行业已经清晰地完成了角色转身：从跟随GPU节奏的部件供应商，变成与AI加速器协同设计、共同定义AI基础设施形态的平台玩家。存储，正在成为AI竞争的下一个主战场。

2026年9月16日，MLPerf Inference v6.1结果出炉：AMD以Instinct MI350系列在512卡规模创下575万tokens/秒的MLPerf纪录，而NVIDIA Vera Rubin NVL72也在本轮完成首秀。分析师称，这是NVIDIA在AI训练与推理领域历史性垄断的"实质性侵蚀"。

MLPerf v6.1：本轮关键结果​

MLPerf Inference是业界最具公信力的AI推理基准测试，v6.1这一轮的格局变化堪称历史性：

提交方	系统	关键结果
AMD	Instinct MI350系列，512卡	575万tokens/秒（5.75M tokens/sec）MLPerf纪录
AMD合作方	多家系统厂商	结果与AMD平均差距在4%以内
NVIDIA	Vera Rubin NVL72（首秀）	Qwen3-VL吞吐较GB300 NVL72最高提升3.7倍
NVIDIA	Vera Rubin NVL72	DeepSeek-R1吞吐较GB300 NVL72最高提升2.5倍
NVIDIA	Vera Rubin NVL72，288卡	演示99%扩展效率
Intel	软件优化	以软件优化收获性能增益

AMD的512卡提交以575万tokens/秒创下MLPerf纪录，更值得注意的是，合作方的独立提交与AMD官方结果平均差距在4%以内——第三方可复现性意味着这个纪录不是实验室里的孤立数字。

NVIDIA的回应：Vera Rubin NVL72首秀​

NVIDIA并未坐视。Vera Rubin NVL72在本轮MLPerf完成首秀，成绩同样亮眼：Qwen3-VL吞吐较上一代GB300 NVL72最高提升3.7倍，DeepSeek-R1最高提升2.5倍，288卡规模演示了99%的扩展效率。

这里存在一个口径差异需要读者注意：AMD刷新的是tokens/秒的绝对纪录（512卡），NVIDIA展示的是代际提升幅度（相对自家GB300）。两者并不矛盾，但说明竞争已从"单点性能"转向"规模效率与代际节奏"的全方位对垒。此外，Intel虽无新硬件登场，但证明了在成熟硬件上软件优化仍能压榨出可观的性能增益——软件栈的权重在推理竞争中持续上升。

MLPerf看什么：吞吐、延迟与规模效率​

对于习惯只看 headlines 的读者，读MLPerf结果建议关注三个维度：

1. 吞吐（Throughput）：单位时间token产出，反映系统在大批量服务场景的容量上限。AMD本次575万tokens/秒就是吞吐口径的纪录。
2. 延迟（Latency）：单请求响应速度，决定交互式应用的用户体验。吞吐成绩往往在放宽延迟约束时更高，需对照延迟约束看吞吐。
3. 规模效率（Scaling Efficiency）：从几十卡扩展到数百卡时性能保留多少。NVIDIA的288卡99%扩展效率正是这个口径——硬件再强，扩展效率低下就无法支撑真实的超大规模部署。

三者组合才能还原一个系统的真实战力：吞吐高说明"能扛量"，延迟低说明"反应快"，规模效率高说明"能放大"。

AMD的部署进展：纪录之外的商业验证​

MLPerf成绩需要落地验证才有意义。AMD在2026年的部署进展已覆盖超算、国家级基础设施与商业训练：

• LUMI-AI超算（欧洲）：将由MI430X与第六代EPYC驱动，延续AMD在欧洲超算领域的影响力；
• HUMAIN（沙特）与Cisco等大型基础设施项目：MI355X系统参与其中，进入国家级AI基础设施采购清单；
• Zyphra的商业训练：8月19日，Zyphra用1536张MI300X从零预训练ZAYA1-8B模型，证明AMD平台不仅能推理，也能承担大规模预训练。

从超算到主权AI项目再到独立AI公司的预训练，AMD正在补齐"性能证明→商业信任"的最后一环。

机架级竞争下的benchmark口径变化​

MLPerf v6.1还有一层容易被忽视的行业信号：benchmark口径正在变化。随着NVL72、Helios等机架级（rack-scale）系统成为竞争主战场，提交单位的颗粒度从"单卡/单机"演进到"整个机架"，互联、内存、网络全部被打包进成绩。

这带来两个影响：其一，比较口径更接近真实部署（用户买的就是整机架），成绩参考价值更高；其二，小玩家更难参与——机架级提交的门槛将绝大多数中小厂商挡在门外。未来MLPerf榜单可能进一步分化为"单节点榜"与"机架级/集群榜"两个层次。

国产芯片何时加入MLPerf提交​

另一个值得国内读者思考的问题：何时能看到国产AI芯片的MLPerf正式提交？MLPerf的公信力来自开放提交与第三方可复现，国产芯片若要在国际市场建立性能信任，参与MLPerf是绕不开的一步。目前MLPerf v6.1榜单上尚未出现国产芯片的正式提交，国产芯片何时加入、以什么规模加入，将成为观察其国际化进程的重要风向标。

小结​

MLPerf Inference v6.1是分水岭式的一轮：AMD以512卡MI350创下575万tokens/秒的MLPerf纪录、合作方结果差距在4%以内，Tom's Hardware口径的判断是NVIDIA在AI训练与推理领域的历史性垄断出现"实质性侵蚀"；NVIDIA则以Vera Rubin NVL72首秀回应——Qwen3-VL吞吐最高3.7倍、DeepSeek-R1最高2.5倍、288卡99%扩展效率。加上AMD在LUMI-AI超算、HUMAIN、Cisco与Zyphra等项目的落地，AI推理市场的竞争格局正在被实质性改写。对采购者而言，现在是重新评估"唯NVIDIA论"的时候了；对行业而言，benchmark口径的机架级演化与国产芯片的缺席，同样是下一阶段值得持续跟踪的主线。

据IEEE Spectrum 2026年9月14日报道，OpenAI的Jalapeño AI加速器正逐步揭开面纱。这不仅是一颗芯片的诞生，更是一场芯片设计方法论的革命——由LLM深度参与设计、不足百人团队、从架构概念到首次流片不足20个月。

Jalapeño的核心规格​

根据OpenAI官方口径，Jalapeño AI加速器的关键规格如下：

规格项	Jalapeño参数
峰值算力	最高13.4 petaflops（4-bit精度）
内存容量	232GB
内存带宽	15.4TB/s
设计定位	专为LLM推理设计
合作伙伴	博通（Broadcom）
研发周期	从首个架构概念到首次流片不足20个月
团队规模	平均不足100人

其中最引人注目的是4-bit精度下13.4 petaflops的峰值算力。这一数字定位清晰：Jalapeño并非追求通用计算的"全能选手"，而是聚焦于大语言模型推理这一特定场景，在低精度计算上做到极致。232GB内存与15.4TB/s带宽的组合，则为KV Cache密集型的长上下文推理提供了吞吐保障。

性能对标：较GB300最高降低3.6倍延迟​

OpenAI引用的基准测试显示，在端到端延迟方面，Jalapeño较NVIDIA GB300最高降低3.6倍。对于推理业务而言，延迟直接决定用户体验——聊天机器人的首字响应、Agent系统的多轮迭代速度，都取决于每一毫秒。

需要指出的是，这一数据来自OpenAI自己的引用口径，测试条件与模型负载尚未完全公开。但即便打上折扣，一颗自研ASIC在特定推理负载上跑赢NVIDIA旗舰级GB300平台，本身就说明定制芯片在"场景足够聚焦"时确实具备结构性优势。

与博通合作：多代规划与吉瓦级部署​

Jalapeño由OpenAI与博通合作设计，规划了多代产品路线，目标直指吉瓦（GW）级部署。据公开报道，该芯片据称搭配AMD EPYC Turin主机CPU，而非完全依赖NVIDIA系统——这意味着OpenAI正在构建一条绕开NVIDIA生态的完整推理基础设施。

博通作为全球定制ASIC（XPUs）设计服务的头部玩家，此前已深度参与多家云巨头的自研芯片项目。OpenAI选择博通，等于站在了成熟的多项目晶圆与SerDes/IP积累之上，这也是20个月流片速度的重要支撑。

自定义芯片的适用条件​

Jalapeño的故事之所以成立，背后有一组苛刻的前提条件，并非所有公司都能复制：

1. 海量且可预测的推理需求。ChatGPT的token消耗量巨大且增长曲线稳定，只有这种量级才能摊薄流片与迭代成本。
2. 稳定的模型架构。Transformer架构多年未发生根本变化，才让针对特定计算模式的ASIC有了"押注"的价值。
3. 全栈软件掌控。OpenAI同时拥有模型、推理框架和基础设施，软硬件协同优化可以贯穿到底。
4. 足够的部署量。吉瓦级部署规划意味着单位芯片成本可以压到极低。

四个条件缺一不可。缺了需求，流片成本摊不掉；缺了架构稳定，芯片投产即过时；缺了软件栈，性能优势发挥不出来。

定制ASIC不会取代GPU​

一个常见的误读是"自研芯片将终结GPU"。但行业现实是：定制ASIC与GPU长期共存、各司其职。

• 训练仍是GPU的主场。训练负载多变、需要频繁调试与实验，通用性至关重要。
• 多模态与快速演进的架构同样属于GPU。新算子、新注意力变体往往先在GPU上验证。
• 推理中负载高度稳定、模型固化的部分，才是ASIC的收割区。

换句话说，NVIDIA的GPU生态不会因为Jalapeño而瓦解，但推理市场的价值分配确实开始被重新切分。对NVIDIA而言，最大的挑战或许不是失去训练市场，而是越来越多头部客户把"最大的一块推理蛋糕"留给自己。

LLM设计芯片：方法论的革命​

比规格更值得关注的，是Jalapeño的设计方式。据IEEE Spectrum报道，OpenAI的LLM深度参与了芯片设计——从首个架构概念到首次流片不足20个月，团队平均不足100人。传统芯片设计动辄数百人团队、三到五年的开发周期，Jalapeño把这个数字压缩到了令人难以置信的程度。

LLM辅助设计带来的是研发效率的量级变化：架构探索空间的快速评估、RTL代码生成与验证、设计文档与工具链自动化。如果这套方法论被验证可复制，那么芯片设计的门槛将被实质性改写——未来不仅是"大厂造芯"，而是"AI造芯"成为常态。

小结​

Jalapeño是2026年定制ASIC浪潮中最具标志性的产品之一：13.4 PFLOPS 4-bit算力、232GB内存、15.4TB/s带宽的规格专为LLM推理而生，与博通的合作、多代规划与吉瓦级部署展现了OpenAI摆脱NVIDIA依赖的决心。而LLM参与设计、不足百人团队、20个月流片的研发模式，其影响或许远超这颗芯片本身。定制ASIC不会取代GPU，但它正在重新定义推理经济的成本结构——对整个AI算力产业而言，这是一场刚刚开始的游戏。

2nm不再只是制程路线图上的一个名词，它已经成为AI算力竞赛的物理基础。AMD MI455X的问世，宣告最先进制程正式进入AI加速器的主战场。

MI455X：首款N2制程AI GPU登场​

2026年7月23日，AMD在Advancing AI活动中正式发布基于CDNA 5架构的MI455X。而在Hot Chips 2026上，AMD首次公开了这款芯片的chiplet级细节，其中最重磅的信息是：8个加速复杂裸片（XCD）采用台积电N2（2nm）制程制造，这使MI455X成为业界首款采用N2的AI GPU。

N2是台积电首个量产的2nm节点，也是其首次在逻辑制程中采用GAA环绕栅极晶体管的第二代演进。把旗舰AI加速器的主力计算裸片押注在新节点上，AMD对2nm良率与产能的信心可见一斑。

Chiplet架构深度解析​

MI455X的架构设计体现了"异构集成极致化"的思路：

部件	制程/规格	关键参数
8个XCD计算裸片	台积电N2（2nm）	3D混合键合（Hybrid Bonding）堆叠
Fabric/Cache/IO裸片	台积电N3P	承担互连、缓存与外围功能
封装	CoWoS-L	台积电先进封装
晶体管总数	—	3200亿
HBM4	12个堆栈	432GB、23.3TB/s带宽
全局L2缓存	—	192MB

几个值得注意的设计选择：

• 3D混合键合：8个XCD不再仅靠2.5D互连并排摆放，而是通过3D混合键合垂直堆叠集成，大幅缩短裸片间信号路径、提升互连密度。
• 制程分工：计算裸片用最先进的N2追求性能与能效，而fabric/cache/IO裸片采用更成熟、成本更低的N3P——这是chiplet时代"好钢用在刀刃上"的典型做法。

内存与算力：对MI355X的代际跃升​

对比上一代MI355X，MI455X在内存和算力两个维度都实现了跨越：

指标	MI355X（HBM3E）	MI455X（HBM4）	提升幅度
显存容量	288GB	432GB	1.5倍
总带宽	—	23.3TB/s	约2.9倍
MXFP4算力	—	40.26 PFLOPS	4倍
MXFP6/MXFP8算力	—	各20.13 PFLOPS	—

低精度数据格式的全面支持是CDNA 5的重点：MXFP4算力达到MI355X的4倍，直接面向当前主流的大模型FP4推理与训练场景。

架构演进：Wave32、超越函数引擎与数据搬运器​

除了制程和规格，MI455X在微架构层面有三处关键改动：

1. 原生Wave32执行：从传统Wave64转向原生Wave32，降低指令延迟与寄存器压力，让SIMD单元利用率更高，尤其利于注意力机制等不规则计算负载。
2. 超越函数引擎：新增专用引擎加速attention中的数学运算（如指数、归一化等超越函数），直击Transformer推理的热点。
3. Tensor Data Mover：专门的数据搬运单元，减少计算单元在数据调度上的空转，提高实际有效算力占比。

这三项改动共同指向一个目标：让纸面PFLOPS尽可能转化为真实吞吐。

2nm量产竞速：台积电、三星与Intel的三角格局​

MI455X只是2nm竞赛的开局。2026年9月的报道显示，三星正联合台积电推进2nm AI芯片制程，目标2027年量产，能效比提升40%。两大代工厂不约而同地把2nm的市场切入点选在AI芯片上——因为只有AI客户能承受先进制程的晶圆成本，也只有AI负载能把每瓦性能的价值放大到极致。

另一边，Intel Foundry的High NA EUV已累计处理超过100万片晶圆（截至2026年9月21日当周的报道），在1.4nm及以下节点上，Intel试图用High NA EUV实现技术反超。代工三强的2nm/1.4nm竞速，本质上是在为2027年之后的AI芯片订单排兵布阵。

能效比：下一个主战场​

为什么整个行业都在押注2nm？答案不是峰值算力，而是能效比。当单个训练集群的功耗达到数百兆瓦时，制程每提升一代带来的每瓦性能改善，会直接折算成电力基建成本和运营费用的下降——这正是前文所述"算力竞赛变成电力竞赛"的技术呼应。三星与台积电宣传的"能效比提升40%"，对应的正是客户最痛的那根神经。

小结​

MI455X用8个N2制程XCD、3D混合键合、3200亿晶体管和432GB HBM4，把AI GPU的工程上限推到了新高度；而Wave32原生执行、超越函数引擎和Tensor Data Mover则展示了微架构层面让算力"落地"的努力。随着三星/台积电剑指2027年2nm量产、Intel以High NA EUV蓄力，先进制程与AI算力已经深度捆绑。2nm时代的开启意味着：未来AI芯片的竞争，将在原子尺度上决出胜负。