CoWoS 之困：先进封装如何成为 AI 芯片最隐蔽的瓶颈
谈到 AI 芯片瓶颈，人们第一反应是 HBM 或先进制程，但真正的隐形关卡是封装。一台 3nm 光刻机不够可以排队再买，一条 CoWoS 产线从规划到爬坡却要以年计。2026 年 10 月，GlobalFoundries 与台积电这对代工对手签下互供协议，把封装产能的稀缺性暴露无遗。
AI 芯片封装"三件套"
现代 AI 芯片的封装不再是把芯片装进外壳，而是构造一个微型系统。三个核心技术构件：
- 2.5D 中介层（interposer）：一块硅材质的"转接板"，放在 GPU die 与基板之间，上面布满密度远超 PCB 的走线，让 GPU 与 8-12 颗 HBM 之间以极短距离高速通信；
- 3D 堆叠（hybrid bonding）：用铜-铜混合键合把 die 直接面对面堆叠，不再靠凸点，互连密度提升一个数量级，主要用于 HBM 内部堆叠与缓存堆叠；
- RDL 重布线层：把 die 上的焊盘"重新布线"到合适位置，承担封装内的横向连接与信号引出。
三者组合，决定了 AI 芯片的集成形态。以 AMD MI455X 为例：8 个 N2 制程计算芯粒（XCD）、2 个 I/O die 与 2 个缓存/fabric die（N3），加上 12 颗 HBM4 堆栈，全部通过 CoWoS-L 封装整合在同一个封装内；NVIDIA Rubin R200 则是 2 颗计算 die + 2 颗 I/O die + 8 颗 HBM4 的 MCM 多芯片模块设计。没有先进封装，就没有现代 AI GPU。
CoWoS 技术梯队：S、R、L 的演进
台积电的 CoWoS（Chip-on-Wafer-on-Substrate）家族按中介层技术分为三代：
| 方案 | 中介层技术 | 特点 | 典型应用 |
|---|---|---|---|
| CoWoS-S | 硅中介层（Si interposer） | 成熟、成本最低，面积上限约 3 倍 reticle | H100、早期数据中心 GPU |
| CoWoS-R | RDL 中介层 | 用有机重布线层替代硅，面积更大、成本更低，带宽密度略降 | H200 及部分 Blackwell 配置 |
| CoWoS-L | 局部硅互连（LSI）+ RDL | 硅桥局部互连 + 大面积布线，面积上限突破 3.3 倍 reticle，互连密度最高 | B200/GB200、MI455X、Rubin |
演进的方向很明确：封装面积越来越大（从 1 倍 reticle 到 3 倍以上）、集成组件越来越多（GPU + HBM + 缓存 die + I/O die）、互连密度越来越高。CoWoS-L 已成为旗舰 AI 芯片的事实标准，也意味着单颗芯片占用的封装产能成倍增长。
为什么封装产能比晶圆产能更紧
直觉上，先进制程更难、更稀缺，但封装恰恰是更紧的那一环，原因有四：
- 产能基数小：全球先进制程晶圆厂有数十座，而具备大规模 CoWoS 产能的基地屈指可数，且全部集中在台积电体系内；
- 扩产周期长：洁净厂房、无尘搬运、精度设备交付周期都以年计，CoWoS 月产能从规划到释放动辄 18-24 个月；
- 需求端放大：HBM 堆栈数量从 6 颗涨到 12 颗、die 数量翻倍，单卡消耗的封装面积持续膨胀，产能需求指数级增长；
- 良率敏感：中介层越大越贵，一片超大中介层的报废就是整封装报废，有效产能远低于名义产能。
AMD 在 2026 年明确指出，HBM 和先进封装（CoWoS）供给紧张是其增长的主要约束——注意，AMD 的瓶颈不在自家芯片设计，而在拿不到足够的封装配额。
GF-TSMC 互供：一个罕见的市场信号
2026 年 10 月 8 日，DIGITIMES 报道 GlobalFoundries 与台积电签署多年期协议，金额约 20 亿美元：GF 将在美国纽约州 Malta 工厂为台积电的 CoWoS 生态生产硅中介层。
这个安排罕见在哪里？GF 与台积电在先进代工市场是直接竞争对手，让对手替自己生产关键耗材，只有一种解释——封装产能稀缺到连代工龙头都要向外借力。对台积电，这是快速扩大 interposer 供给的最短路径；对 GF，这是切入 AI 封装供应链的高价值订单。同时，地缘上它把 part of CoWoS 供应链锚在美国本土，呼应美国先进制造政策。
产业配套也在加速：应用材料（Applied Materials）与半导体封装设备龙头 Besi 于 2026 年 10 月 1 日宣布扩大 EPIC（Electronics Packaging Industry Consortium）中心合作，联合开发混合键合等下一代封装工艺；应用材料还与 Intel 扩大了下一代互连扩展与 Foveros 3D 技术的合作。设备商、代工厂、IDM 三方同时下注，印证封装已是 AI 算力的战略资源。
Foveros 与 CoWoS：两条路线之争
台积电 CoWoS 并非唯一答案。Intel 的 Foveros 是另一条 3D 封装路线，两者定位有所不同：
| 维度 | 台积电 CoWoS-L | Intel Foveros |
|---|---|---|
| 核心思路 | 2.5D 中介层承载多 die + 局部 3D 互连 | 3D 堆叠为基础逻辑 die 面对面互连 |
| 优势 | 生态成熟、HBM 集成经验深厚、大封装面积 | 互连密度与能效更高，垂直距离更短 |
| 主要客户 | NVIDIA、AMD、Broadcom 等绝大多数 AI 芯片厂 | Intel 自家产品为主，逐步开放代工 |
| 当前角色 | AI GPU 封装事实标准 | 追赶者，重点在下一代互连扩展 |
短期内 CoWoS 地位难以撼动——AI GPU 的核心需求是把大量 HBM 和 compute die 拼在一张大封装里，CoWoS-L 正为此而生。Foveros 的机会在于 3D 堆叠密度与能效的长期演进，以及与 Intel 先进制程组合的代工吸引力。
对芯片厂商的启示：封装配额就是出货上限
2026 年的 AI 芯片竞争已经形成一条铁律：你的出货量不取决于你能设计多少芯片，而取决于你能拿到多少封装配额。
- 对 NVIDIA、AMD：CoWoS 配额直接决定 Blackwell/Rubin 与 MI400 系列的交付节奏，封装扩产进度就是营收曲线；
- 对国产芯片：在台积电 CoWoS 体系之外建立自主先进封装能力，与自研 HBM 同等重要，是摆脱供应链约束的另一半拼图；
- 对云厂商与大买家：锁定芯片产能的同时必须锁定配套封装与 HBM，三者缺一即断供。
小结
AI 芯片的瓶颈正在从"造出更小的晶体管"转向"把更多 die 更好地装在一起"。CoWoS-S/R/L 的技术梯队撑起了从 H100 到 Rubin 的每一次性能跨越，而 GF 与台积电的互供协议则宣告：封装产能已稀缺到让对手合作。下一个五年，谁掌握先进封装，谁就握有 AI 算力版图的划分权。